徐州地区 徐州市 | 邳州 | 新沂 | 丰县 | 沛县 | 睢宁
要求:有过Xilinx 或 Altera的FPGA设计经验;熟悉数字信号处理或协议处理的FPGA实现,了解处理器结构;熟悉ASIC/FPGA的设计流程,包括前仿真,后仿真,原型设计;熟练应用 Verilog 和C语言;熟练cadence spb 或protel EDA软件优先;熟悉嵌入式系统,并有相关工作经验优先;以上符合其一。